PTO/SB/21 (08-00)
Approved for use through 10/31/2002. OMB 0651-0031
U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE action Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

## **TRANSMITTAL FORM**

(to be used for all correspondence after initial filing)

Application Number	10/604,896	
Filing Date	08/25/2003	
First Named Inventor	Jen-Yi Hu	
Group Art Unit		
Examiner Name		
Attorney Docket Number	ADTP0089USA	

Total Number	of Pages in This Subm	ission 3	Attorney Docket Number	er ADTP0089USA
		ENCL	OSURES (check	call that apply)
Extension of Time of Express Abandonn  Information Disclose  Certified Copy of P Document(s)  Response to Missing Incomplete Applications  Response to Missing Incomplete Applications	d  y eclaration(s) Request nent Request sure Statement riority ng Parts/	Drawing Licensin Petition Petition Provisio Change Address Termina Reques	to Convert to a nal Application of Correspondence	After Allowance Communication to Group Appeal Communication to Board of Appeals and Interferences Appeal Communication to Group (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter Other Enclosure(s) (please identify below):
	SIGNATU	JRE OF APPLI	CANT, ATTORNEY, OR	AGENT
Firm or Individual name	Winston Hsu,	Reg. No.: 4	11,526	
Signature	4	Und	m Hau	<u>,                                      </u>
Date	8	7>9/2	2003	
		CERTIFIC	ATE OF MAILING	
			ne United States Postal Ser shington, DC 20231 on this	vice with sufficient postage as first class date:

Typed or printed name Signature Date

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

PTO/SB/17 (01-03)

Approved for use through 04/30/2003. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE to a collection of information unless it displays a valid OMB control number. t of 1995, no persons are required to re

# **TRANSMITTAI** for FY 2003

Effective 01/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

Winston Hsu

Name (Print/Type)

Signature

TOTAL AMOUNT OF PAYMENT

(\$) 0.00

spond to a collection of inte	illiation diness it displays a valia sim	
Co	omplete if Known	
Application Number	10/604,896	
Filing Date	8/25/2003	
First Named Inventor	Jen-Yi Hu	
Examiner Name		
Art Unit		
Attorney Docket No.	ADTP0089USA	

METHOD OF PAYMENT (check all that apply)	FEE CALCULATION (continued)	
Check Credit card Money Other None	3. ADDITIONAL FEES	
Order D	Large Entity   Small Entity	ı
Deposit Account:	Fee Fee Fee Fee Fee Description  Code (\$) Code (\$)	Paid_
Deposit Account 50-0801	1051 130 2051 65 Surcharge - late filing fee or oath	
Number Deposit	1052 50 2052 25 Surcharge - late provisional filing fee or	
Account North America International Fatent Office	cover sheet	
Name The Commissioner is authorized to: (check all that apply)	1053 130 1053 130 Non-English specification  1812 2,520 1812 2,520 For filing a request for ex parte reexamination	
Charge fee(s) indicated below Credit any overpayments	1	
Charge any additional fee(s) during the pendency of this application	1804 920* 1804 920* Requesting publication of SIR prior to Examiner action	
Charge fee(s) indicated below, except for the filing fee	1805 1,840* 1805 1,840* Requesting publication of SIR after Examiner action	
to the above-identified deposit account.		
FEE CALCULATION	Fidencial for roub within second month	
1. BASIC FILING FEE		
Large Entity Small Entity	1253 930 2253 465 Extension for reply within third month  1254 1,450 2254 725 Extension for reply within fourth month	
Fee Fee Fee Fee Fee Description Fee Paid Code (\$)	from househin fifth month	
1001 750 2001 375 Utility filling fee	1200 1,010 2200 000	
1002 330 2002 165 Design filing fee	1401 320 2401 160 Notice of Appeal	
1003 520 2003 260 Plant filing fee	1402 320 2402 160 Filing a brief in support of an appeal 1403 280 2403 140 Request for oral hearing	
1004 750 2004 375 Reissue fillng fee		
1005 160 2005 80 Provisional filing fee		
SUBTOTAL (1) (\$) 0.00	1.50	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1453 1,300 2453 650 Petition to revive - unintentional	
Fee from	1001 1,000	
Extra Claims below Fee Paid  Total Claims X = X	1503 630 2503 315 Plant issue fee	
Independent X =	1460 130 1460 130 Petitions to the Commissioner	
Claims Multiple Dependent	1807 50 1807 50 Processing fee under 37 CFR 1.17(q)	
Large Entity : Small Entity	1806 180 1806 180 Submission of Information Disclosure Stmt	
Fee Fee Fee Fee Description	Recording each patent assignment per	
Code (\$)   Code (\$)   1202 18   2202 9 Claims in excess of 20	property (times number of properties)	
1202 to 2202 of 2	1809 750 2809 375 Filing a submission after final rejection (37 CFR 1.129(a))	
and the second of the second of the second	1810 750 2810 375 For each additional invention to be	
the Delegant independent plains	examined (37 CFR 1.129(b))	
1204 84 2204 42 Reissue independent dains over original patent	1801 750 2801 375 Request for Continued Examination (RCE)	
1205 18 2205 9 ** Reissue claims in excess of 20	1802 900 1802 900 Request for expedited examination of a design application	]
and over original patent	Other fee (specify)	
SUBTOTAL (2) (\$) 0.00	*Reduced by Basic Filing Fee Paid SUBTOTAL (3) (\$) 0.00	
**or number previously paid, if greater; For Reissues, see ebove		
SUBMITTED BY	(Complete (if applicable)	
- Mineton Heu	Registration No. 41 526 Telephone 886289237350	

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

(Attorney/Agent)

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.





PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

### **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092112076	Taiwan, R.O.C.	05/02/2003		
		!		
				•

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.





INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下 :

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

: 西元 2003 年 05 月 02 日 請

Application Date

號 092112076

Application No.

: 友達光電股份有限公司

Applicant(s)

5 2

5

Director General



2003 發文日期: 西元\_\_\_\_年

Issue Date

09220691410 發文字號:

Serial No.



申請日期:	IPC分類
申請案號:	

(以上各欄	由本局填	發明專利說明書
_	中文	用於數位類比轉換器以降低突波之方法
發明名稱	英文	METHOD FOR REDUCING SPIKES IN A DAC
·	姓 名(中文)	1. 胡珍儀 2. 孫文堂
-	姓 名 (英文)	1.Hu, Jen-Yi 2.Sun, Wein-Town
發明人(共2人)	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW
, ,,,,,	住居所(中文)	<ol> <li>台北市西安路二段三六七號二樓</li> <li>高雄市楠梓區和昌里十九鄰和光街九十五巷一號</li> </ol>
	住居所 (英文)	1.2F, No. 367, Sec. 2, Hsi-An Rd.Taipei City, Taiwan, R.O.C. 2.No. 1, Lane 95, Ho-Kuang St., Nan-Tzu, Kao-Hsiung City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 友達光電股份有限公司
	名稱或 姓 名 (英文)	1. AU Optronics Corp.
,三	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 新竹市新竹科學工業園區力行二路一號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 1, Li-Hsin Road 2, Science-Based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.
	代表人 (中文)	1. 李焜耀
	代表人 (英文)	1. Lee, Kuen-Yao






#### 四、中文發明摘要 (發明名稱:用於數位類比轉換器以降低突波之方法)

本發明提供一種使用一數位類比轉換器(digital to analog converter, DAC)將一數位電壓信號轉換為一類比電壓信號並降低突波(spike)之方法,該數位類比轉換器包含複數組位元電路,其中每一組位元電路係分別對應於該數位電壓信號之各個位元,該方法包含有接收該數位電壓信號;將對應於該數位電壓信號之各個位元中變化量最少之位元的該位元電路靠近一輸出模組;以及輸出一對應於該數位電壓信號之類比電壓信號。

- 下、(一)、代表圖本案代表圖為:第 三 圖 (二)、本案代表圖之元件代表符號簡單說明
  - 30 電阻串流式數位類比轉換器
  - 32 接收電路 34 第一組位元電路
  - 35 第二組位元電路 36 第三組位元電路

#### 六、英文發明摘要 (發明名稱:METHOD FOR REDUCING SPIKES IN A DAC)

A method for reducing spikes with a digital-to-analog converter (DAC), which includes a plurality of digit circuits for transforming a digital voltage signal into an analog voltage signal, includes receiving the digital voltage signal, setting a certain digit circuit approaching an output module wherein the certain digit circuit corresponds to a certain digit of






#### 四、中文發明摘要 (發明名稱:用於數位類比轉換器以降低突波之方法)

- 37 第四組位元電路 38 第五組位元電路
- 39 第六組位元電路 40 參考電位電路
- 42 輸出模組 44 負載電阻

六、英文發明摘要 (發明名稱:METHOD FOR REDUCING SPIKES IN A DAC)。

the digital voltage signal with least variation in amplitude along with time, and outputting the analog voltage signal corresponding to the inputted digital voltage signal.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先
			, and the second
		無	
			•
	•		
	·		
二、□主張專利法第二十五	條之一第一項優	<b>೬先權</b> :	
申請案號:		<b>-</b>	
日期:		無	
	第二十條第一項	≨□第一款但書或	□第二款但書規定之期間
	N 1 1% N - >		
日期:	•		0
四、□有關微生物已寄存於	·國外:		
寄存國家:	·	無	
寄存機構:	•	7111	
寄存日期:			
寄存號碼:			
□有關微生物已寄存於	·國內(本局所指	定之寄存機構):	
寄存機構:		h <del>.</del>	
寄存日期:		無	
寄存號碼:	·		
□熟習該項技術者易於	獲得,不須寄存	0	
·		•	
■## K1.48 \#216X#WYW\776#\AR.■##			

#### 五、發明說明 (1)

#### 發明所屬之技術領域

本發明提供一種用來降低數位類比轉換器 (digital to analog converter, DAC)之突波 (spike)的方法,尤指一種利用在數位類比轉換器中,將對應於一數位電壓信號中之一變化量最少之位元的位元電路靠近一輸出端,以降低數位類比轉換器之突波的方法。

#### 先前技術

近年來,液晶顯示器(LCD)是為PC開發的最重要之附件之一。與同類的陰極射線管(CRT)顯示器相比,LCD顯示器體積小、輻射少、功耗低,同時視頻性能優越、外觀新穎圓滑。技術的進步、需求的增加以及生產成本的降低,使LCD的價格降到可為普通消費者接受,新的計算機系統都會配置LCD顯示器,以取代舊的CRT顯示器,同時,許多相關或類似的顯示器系統亦正在蓬勃發展,薄膜電晶體液晶顯示器(thin film transistor liquid crystal display,TFT LCD)係強調其微輕薄短小且具平面顯示的特徵,可見於眾多的電器產品之中,舉從筆記到電腦及數位照相機之領域,乃至到航太及醫療診斷儀器之領域皆被拿來使用。就產業發展之觀點來看,隨著大尺寸TFT LCD的競爭日趨白熱化,以中小尺寸顯示器為訴求的低溫多晶矽液晶顯示器(LTPS LCD)之發展亦成為





#### 五、發明說明 (2)

#### 現今國內光電產業發展的重點。

在一般的電路中,突波(Spike)等暫態干擾現象,大 部份都經由電源輸入端而侵入系統中而產生,因此利用 將電源做一淨化處理,在習知技術中,由 Tateishi等人 所提出的 U.S. Pat. No. 6,348,783, "DC/DC converter for suppressing effects of spike noise" 中就提出 一直流/直流轉換器對突波予以有效的淨化處理。回到顯 示器系統的電路中,一般液晶顯示器或低溫多晶矽液晶 顯示器為了達到省電,系統整合之便利性以及節省成本 ;目的,通常會採取資料以數位型態輸入的方式,並將 數 位 類 比 轉 換 器 (Digital to Analog Converter,DAC) 整合入其顯示器系統中。此時,訊號品質好壞的其中一 個關鍵就在於數位訊號與類比訊號的轉換,在轉換過程 中,數位類比轉換器在直流(DC)部分的線性度是否良好 以及是否有突波(spike)的發生等的特性變得很重要,在 使用者越來越要求畫面品質的今天,突波這種暫態干擾 現象的產生,會造成畫面的不穩定,並增加不必要功率 的消耗,對於突波的有效的降低變成日益重要的課題。 在現今的顯示器系統中的數位類比轉換器主要採用電阻 · 流式數位類比轉換器 (R-string DAC), 電容串流式數 位類比轉換器(C-string DAC),以及混和電阻和電容 流式數位類比轉換器,在電阻串流式數位類比轉換器 最 容 易 遭 遇 到 的 嚴 重 問 題 就 是 突 波 的 發 生 , 請 参 閲 圖






#### 五、發明說明 (3)

一 , 圖 一 為 習 知 技 術 之 電 阻 串 流 式 數 位 類 比 轉 換 器 10的 電路之示意圖,此習知技術之數位類比轉換器10為一三 對三(3 to 3)電阻串流式數位類比轉換器10,用來將一 六位元之數位電壓信號轉換為一類比電壓信號,如圖一 所示,數位類比轉換器10包含有一接收電路12、六組位 元電路14~19、一參考電位電路20、以及一輸出模組22, 接收電路 12是用來接收此六位元數位電壓信號,並分別 連接至六組位元電路14~19,而參考電位電路20則提供九 個不同的參考電壓給六組位元電路14~19,分別為0伏特 至四伏特間等分成八等份(意即九個不同的參考電壓分別 → 0 V, 0.5 V, 1 V, ··· , 3.5 V, 4 V), 如圖一中虛線方框所 示 , 六 組 位 元 電 路 14~19中 的 第 一 組 位 元 電 路 14到 第 六 組 位元電路19係分別對應於數位電壓信號之第一位元到第 六位元,且每一組位元電路包含複數個電晶體,例如對 應於數位電壓信號之第四位元到第六位元的第四組位元 電路 17到第六組位元電路 19就分別包含有十六個 P型金屬 氧化半導體電晶體 (PMOS)或 N型金屬氧化半導體電晶體 (NMOS),而對應於數位電壓信號之第一位元到第三位元 的第一組位元電路14到第三組位元電路16就分別包含有 八個P型金屬氧化半導體電晶體 (PMOS)或N型金屬氧化半 享體電晶體 (NMOS),每一組位元電路再配合上圖一中顯 示的電阻,可執行分壓的功能並將此數位電壓信號轉換 成為對應於該數位電壓信號之類比電壓信號。最後電流 匯流至輸出模組22後,輸出模組22可輸出轉換完成之該






#### 五、發明說明 (4)

類比電壓信號至一資料線,最後利用此類比電壓信號來控制一面板上之一像素中一組成原色的亮度強弱,而圖一可知,輸出模組 22條包含有一負載電阻 24,用來作為阻抗匹配,為不可或缺的要件。

請繼續參閱圖一,在習知技術之數位類比轉換器了中,在習知技術之數位電壓信號之名為對應於數位電壓的技術之類應應在習知技術數位在習知技術數位電壓的一個內面,在習出其一個內面,在學歷一個內面,與一個內面,對應於對於一個內型金屬氧化半導體電晶體及四個內型金屬氧化半導體電品體及四個內型金屬氧化半導體電品體及四個內型金屬氧化半導體電品體

請參閱圖二,圖二為圖一習知電阻串流數位類比轉換器 10之輸出類比電壓信號的模擬圖,如圖二所示,橫軸為時間軸,而縱軸為輸出電壓值,在隨時間而改變的





#### 五、發明說明 (5)

類比電壓值出現很嚴重的突波干擾,最大的突波電壓可到3伏特,甚至比輸出訊號還大,而最小的突波電壓也有0.6伏特,如此嚴重的突波干擾會造成直接以內眼即可辨識的畫面質的不穩定,並增加系統不必與明即是將整個電路作精加以與明的過程,對各種可能的最主要來源就是輸出模擬重的突波的負載電阻24,是整個電路。 24,是整個電阻24,這個用來作為阻抗匹配於整個電路,是整個電阻24,這個用來作為阻抗匹配於整個顯示24,是整個電阻24,這個用來作為阻抗正配於整個短24,是整個電阻。 24,是整個電阻。 24,是整個電影,也就是認

#### 發明內容

因此本發明的主要目的在於提供一種用於數位類比轉換器(digital to analog converter, DAC)中以降低突波(spike)之方法,以解決上述習知技術的問題。

在本發明中,我們以一電阻串流數位類比轉換器為基礎,提出一種設計,其將對應於一數位電壓信號之各了位元中變化量最少之位元的該組位元電路,置於最靠近一輸出端之處,以降低輸出端的負載電阻(突波的最主要來源)所造成的影響,在無須增加其他的元件及電路的情況下,即可改善突波造成的顯示器之畫面品質的不穩





#### 五、發明說明 (6)

定,並減少凸波所為系統帶來不必要功率的消耗。

本發明之目的係在提供一種使用一數位類比轉換器 (digital to analog converter, DAC)將一數位電壓信號轉換為一類比電壓信號並降低突波 (spike)之方法,數位類比轉換器包含複數組位元電路,其中每一組位元電路係分別對應於該數位電壓信號之各個位元,該當內一特定位元之該位元電路靠近一輸出模組,其中協出一對應於該數位電壓信號之類比電壓信號,其中該數位電壓信號中之該特定位元係為該數位電壓信號之各個位元中變化量最少之位元。






#### 五、發明說明 (7)

#### 實施方式

首先,因為數位影像(例如灰階影像)的組成是由許 多不同頻率的訊號所組成,通常這些訊號的頻率各自以 雨倍的差異遞增或遞減,由這些各種頻率之訊號組成影 像 (例如灰階影像),並對應到數位電壓信號的各個位元 的過程中,我們發現,必有一位元在時間軸上的變化量 (由 0變動到 1,或由 1變動到 0)最少,這個發現即變成為 我們改進習知技術時重要的基礎和依據。請參閱圖三, 圖三為本發明之電阻串流式數位類比轉換器30的電路之 :意圖,如圖三所示之本發明之數位類比轉換器30為一 三對三(3 to 3)電阻串流式數位類比轉換器30,用來將 一六位元之數位電壓信號轉換為一類比電壓信號,如圖 三所示,數位類比轉換器30包含有一接收電路32、六組 位元電路34~39、一參考電位電路40、以及一輸出模組 42,接收電路32是用來接收此六位元數位電壓信號,並 分別連接至六組位元電路34~39,而參考電位電路40則提 供九個不同的參考電壓 40a~40i, 這九個不同的參考電壓 40a~40i分别為 0伏特 (V)至 4伏特 (V)間等分成八等份,間 隔皆為 0.5V的值 (意即參考電壓 40a為 0V, 40b為 0.5V, l 1,0 c為 1 V, 40 d為 1.5 V,…, 40 h為 3.5 V, 40 i為 4 V),而六 組位元電路 34~39中的第一組位元電路 34到第六組位元電 路 39係分別對應於數位電壓信號之第一位元到第六位 元,且每一组位元電路包含複數個電晶體,例如,對應





#### 五、發明說明 (8)

圖三可說明本發明之電阻串流式數位類比轉換器 30 將將數位電壓信號轉換為類比電壓信號大致上的過程,當六位元之數位電壓信號由接收電路 32進入電阻串流式數位類比轉換器 30,配合上參考電位電路 40提供的九個不同的參考電壓 40a~40i,對應於數位電壓信號之第四位元到第六位元的第四組位元電路 37到第六組位元電路 39 飞會先決定出兩組電壓值 DACN以及 DACP (如圖三所示),數位電壓信號之第四位元到第六位元與兩組電壓值 DACN、 DACP的對應情形請見圖四,圖四為圖三一實施例之列表。由圖四之實施例中可知,兩組電壓值 DACN,





#### 五、發明說明 (9)

DACP之間會有 0.5V的差距,因為 DACN選取到參考電壓 40b~40i的電壓值 (亦即 0.5V~4V),而 DACP是選取到參考電壓 40a~40h的電壓值 (亦即 0V~3.5V),如此再藉由電阻分壓,如圖三所示,每個緊鄰第三組位元電路的電阻會跨壓 0.5V / 8 = 0.04V,於是對應於數位電壓信號之第一位元到第三位元的第一組位元電路 34到第三組位元電路 36就會先決定出一條通路,並將電壓下傳至輸出模組 42寸輸出轉換完成之該類比電壓信號至一資料線,最後利用此類比電壓信號來控制一面板上包資料線,最後利用此類比電壓信號來控制一面板上之一條素中一組成原色的亮度強弱,和圖一之對出模組 42亦包含有一負載電阻 44,用來作為阻抗匹配,為不可或缺的要件。





#### 五、發明說明 (10)

請參閱圖五,圖五為圖三本發明電阻串流數位類比轉換器30之輸出類比電壓信號的模擬圖三所示數位類時間軸為時間軸為輸出電壓值,隨時間而改變的類比電壓信號之電壓值出現的突波干擾來的內突波電壓只到0.5伏特左右,大幅的改善型知技術所出現的嚴重突波干擾來的內方,大幅的改善型的發展,但目前產業界在產品真正開始量產前,都必須利用這些模擬過程對





#### 五、發明說明(11)

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





#### 圖式簡單說明

#### 圖式之簡單說明

圖一為習知電阻串流式數位類比轉換器的電路示意圖。

圖二為圖一電阻串流數位類比轉換器之輸出類比電壓信號的模擬圖。

圖三為本發明電阻串流式數位類比轉換器的電路示意圖。

圖四為圖三一實施例之列表。

圖五為圖三電阻串流數位類比轉換器之輸出類比電主信號的模擬圖。

### 圖式之符號說明

10、30 電阻串流式數位類比轉換器

12、32 接收電路

14、34 第一組位元電路

15、35 第二組位元電路

16、36 第三組位元電路

17、37 第四組位元電路

18、38 第五組位元電路

19、39 第六組位元電路

20、40 参考電位電路 22、42 輸出模組

24、44 負載電阻



#### 六、申請專利範圍

1. 一種使用一數位類比轉換器 (digital to analog converter, DAC)將一數位電壓信號轉換為一類比電壓信號並降低突波 (spike)之方法,該數位類比轉換器包含複數組位元電路,其中每一組位元電路係分別對應於該數位電壓信號之各個位元,該方法包含有:

接收該數位電壓信號;

將對應於該數位電壓信號中的一特定位元之該位元 電路靠近一輸出模組;以及

輸出一對應於該數位電壓信號之類比電壓信號。 其中該數位電壓信號中之該特定位元係為該數位電壓信 之各個位元中變化量最少之位元。

- 2. 如申請專利範圍第 1項之方法,其中每一位組元電路包含複數個電晶體。
- 3. 如申請專利範圍第 1項之方法,其中該數位類比轉換器係為一電阻串流數位類比轉換器 (R-string DAC)。
- 4. 如申請專利範圍第1項之方法,其中該數位類比轉換器之輸出模組係包含有一負載電阻,用來作為阻抗匹記。
- 5. 一種數位類比轉換器 (digital to analog converter, DAC), 用來將一數位電壓信號轉換為一類比



#### 六、申請專利範圍

電壓信號,該數位類比轉換器包含有:

一接收電路,用來接收該數位電壓信號;

複數組位元電路,連接於該接收電路,用來轉換該數位電壓信號成為對應於該數位電壓信號之類比電壓信號,每一組位元電路係對應於該數位電壓信號中之一位元;以及

一輸出模組,連接於該複數組位元電路中之變化量最少之一組位元電路,用來輸出轉換完成之該類比電壓信號,該輸出模組包含有一負載電阻,用來作為阻抗匹配。

- 6. 如申請專利範圍第5項之數位類比轉換器,其中每一組位元電路包含複數個電晶體。
- 7. 如申請專利範圍第 5項之數位類比轉換器,其係為一電阻串流數位類比轉換器 (R-string DAC)。
- 8. 如申請專利範圍第5項之數位類比轉換器,其另包含一參考電位電路,其係電連於該複數組位元電路,用來提供參考電壓予該複數組位元電路。



3.5V	4V	1		_
3V	3.5V	1	0	
••••	••••		•••	
VΙ	1.5V	0	1	0
0.5V	IV	:1	0	0 =
0V	0.5V	0	0.	0
DACN	DACP	第六位元	第五位元	第四位元

阳層

